标准单元库(Standard Cell Library)是指高度固定、宽度可变，适用于超大规模集成电路的半定制自动化设计流程的系列单元集合，是现代大规模数字集成电路设计的基础。

标准单元库包括组合逻辑单元、时序逻辑单元、输入/输出单元及特殊单元等。组合逻辑单元主要包括反相器、缓冲器、简单逻辑门电路和复合逻辑门电路。时序逻辑单元主要包括寄存器和锁存器。输入/输出单元包括输入单元、输出单元和输人/输出双向单元。特殊单元包括延时单元、版图填充单元和电压钳位单元等。为了适应各种设计，优化芯片的性能、功耗和面积，单元库内同一类型单元包含不同类型的变种:驱动强度指单元驱动后级单元的能力，在综合布局布线时根据负载选择不同驱动强度单元;单元密度指单元的高度，在设计之初根据芯片需求选择高速、高密度和超高密度等单元库;晶体管阈值指单元晶体管的阈值电压，可选择高阈值、普通阂值和低阈值等单元，以便综合布局布线过程中平衡路径延时和泄漏电流。

标准单元库视图是指设计流程中不同EDA工具采用的单元模型，包括晶体管网表、符号库、Verilog 模型、版图库、时序功耗库和拓扑(FRAM) 视图。反相器的单元库视图如图5-6所示。

晶体管网表描述单元晶体管、二极管及寄生电阻、寄生电容之间的连接，用于晶体管级仿真和物理验证。符号库描述单元的符号图形，用于电路原理图输入。Verilog模型描述单元电路的功能、输入输出、延时、时序检查参数、驱动强度等，用于电路门级前仿真(Pre-Simulation) 和后仿真( Post-Simulation)。

版图库描述标准单元的版图层次及形状，用于合成全芯片的版图。时序功耗库描述标准单元延迟模型、工作条件、面积以及时序功耗等信息，用于综合及布局布线。拓扑视图描述单元物理设计过程中所需要的信息，包括单元端口位置和方向。标准单元库与EDA工具无缝衔接，有效支撑着芯片设计的自动化流程。